This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OF, VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP409022395A

DOCUMENT-IDENTIFIER: JP 09022395 A

TITLE:

SCSI BUS REPEATER

PUBN-DATE:

January 21, 1997

INVENTOR-INFORMATION: 1

NAME

MURAI, TOSHIHARU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

RICOH CO LTD

N/A

APPL-NO:

JP07169431

APPL-DATE:

July 5, 1995

INT-CL (IPC): G06F013/36

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent reset from being erroneously performed by judging that RST signals received from a relay transmission line are not normal signals when a detected signal width is shorter than a prescribed width and interrupting them.

SOLUTION: The RST signals 1 composed of optical signals from a repeating transmission line are received and transduced into electric signals 2 by an optic/ electric transducer (O/E transducer) 21 and inputted to a signal width detection circuit 22 and OR gates OR1 and OR2. The signal width detection circuit 22 constitutes a signal width detection means, measures the signal width (the time of H) of the output signals 2 of the optic/electric transducer 21, and at the time of detecting that the signal width of the signals 2 is more than a prescribed width, affirms the output signals 10 (turns them H). When the signals 2 are less than the prescribed width, the signal width detection circuit 22 keeps the output signals 10 'L' as they are and the signals 2 are interrupted in a bus driver DR and not outputted onto an SCSI bus. Thus, communication between devices is prevented from being erroneously reset.

COPYRIGHT: (C)1997,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-22395

(43)公開日 平成9年(1997)1月21日

(51) Int.Cl. ⁶	
G06F	13/36

識別記号 320

庁内整理番号 9172-5E FI G06F 13/36

3 2 0 A

技術表示箇所

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)	出願番	冄
(61)	HINKE	rŋ

特顯平7-169431

(22)出顧日

平成7年(1995)7月5日

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 村井 俊晴

東京都大田区中馬込1丁目3番6号・株式

会社リコー内


(74)代理人 弁理士 樺山 亨 (外1名)

(54) 【発明の名称】 SCSIパス中継装置

(57)【要約】

【課題】この発明は、中継伝送路からの信号受信経路に ノイズがのった場合それがSCSIバス側へ出力され、 また、高価で消費電力の大きな素子を使用しなければな らないという課題を解決することを目的とする。

【解決手段】 この発明は、SCSIバスと中継伝送路との間で信号伝送を制御するSCSIバス中継装置において、中継伝送路からのRST信号の信号幅を検出する手段22と、この手段22で検出した信号幅が所定幅より短かった場合に中継伝送路からのRST信号が正規の信号ではないと判断して中継伝送路からのRST信号のSCSIバスへの伝送を遮断する手段DRとを備えたものである。



1

【特許請求の範囲】

【請求項1】SCSIバスと中継伝送路との間で信号伝 送を制御するSCSIバス中継装置において、前記中継 伝送路から受信したRST信号の信号幅を検出する信号 幅検出手段と、この信号幅検出手段で検出した信号幅が 所定幅より短かった場合には前記中継伝送路から受信し たRST信号が正規の信号ではないと判断して前記中継 伝送路から受信したRST信号の前記SCSIバスへの 伝送を遮断する信号伝送制御手段とを備えたことを特徴 とするSCSIバス中継装置。

【請求項2】請求項1記載のSCSIバス中継装置にお いて、前記信号幅検出手段で検出した信号幅が前記所定 幅以上であった場合には前記中継伝送路から受信したR ST信号を前記信号幅検出手段による信号幅検出の間に 遮断された分補償して前記SCSIバスへ出力させる信 号幅補償手段を備えたことを特徴とするSCSIバス中 継装置。

【請求項3】SCSIバスと中継伝送路との間に設けら

れ、前記中継伝送路を通して伝送される過程で生じたデ

ータ信号と同期信号との間のスキューを補正するべくデ 20

ータ信号は同期信号で一度同期を取り直して同期信号は 所定時間だけ遅らせ、前記中継伝送路から連続して受信 される同期信号に対して最初の同期信号については周波 数精度の保証された第1のクロックを用いて計測した時 間を、同期信号の受信に同期して発振を開始する第2の クロックで認識することにより前記所定時間を設定し、 該所定時間を記憶し、2番目以降の同期信号については 前記記憶した時間を前記第2のクロックを用いて再生し て前記所定時間として設定するSCSIバス中継装置に おいて、前記第1のクロックとして位相の異なる複数の クロックを各々用いて前記中継伝送路からの同期信号の 前記SCSIバス側への出力開始のためのタイミング計 測を独立に行ってこれらのタイミング計測結果の論理和 をとり、この論理和を前記第2のクロックにより認識す ることによって前記中継伝送路からの同期信号の前記S CSIバス側への出力開始のタイミングを設定する設定 手段を備えたことを特徴とするSCSIバス中継装置。 【請求項4】SCSIバスと中継伝送路との間に設けら れ、前記中継伝送路を通して伝送される過程で生じたデ ータ信号と同期信号との間のスキューを補正するべくデ ータ信号は同期信号で一度同期を取り直して同期信号は 所定時間だけ遅らせるSCSIバス中継装置において、 前記中継伝送路から連続して受信される同期信号を前記 SCSIバス側へ出力するタイミングとして、最初の同 期信号については周波数精度の保証された第1のクロッ クを用いて計測してこのタイミング計測結果を、同期信 号の受信に同期して発振を開始する第2のクロックとし ての位相の異なる複数のクロックによりそれぞれ認識 し、これらの認識したタイミング計測結果のうち最も早 いタイミングを設定し、このタイミングを記憶し、2番 50 伝送路を通して伝送される過程で生じたデータ信号と同

目以降の同期信号については前記記憶したタイミングを 再生して設定する設定手段を備えたことを特徴とするS CSIバス中継装置。

【請求項5】SCSIバスと中継伝送路との間に設けら れ、前記中継伝送路を通して伝送される過程で生じたデ ータ信号と同期信号との間のスキューを補正するべくデ ータ信号は同期信号で一度同期を取り直して同期信号は 所定時間だけ遅らせるSCSIバス中継装置において、 前記中継伝送路から連続して受信される同期信号を前記 SCSIバス側へ出力するタイミングとして、最初の同 10 期信号については周波数精度の保証された第1のクロッ クとして位相の異なる複数のクロックを各々用いて独立 に計測してこれらのタイミング計測結果の論理和をと り、この論理和を、同期信号の受信に同期して発振を開 始する第2のクロックとしての位相の異なる複数のクロ ックによりそれぞれ認識し、これらの認識したタイミン グ計測結果のうち最も早いタイミングを設定し、このタ イミングを記憶し、2番目以降の同期信号については前 記記憶したタイミングを再生して設定する設定手段を備 えたことを特徴とするSCSIバス中継装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はSCSIバスと中継 伝送路との間に設けられるSCSIバス中継装置に関す る。

[0002]

【従来の技術】異なるSCSIバスに接続された複数の デバイスの間で通信を行うための中継装置としては、特 開平4-10150号公報乃至特開平4-10152号 公報に記載されているものがあり、これらの中継装置は 一方のSCSIバスからの信号を他方のSCSIバスに 伝送するための技術である。特開平4-10150号公 報記載の中継装置は、各バスのレベルを判断し、駆動さ れていない側のバスを駆動することにより信号を伝達し ようとするものである。

【0003】特開平4-10151号公報記載の中継装 置は、複数のデバイスによって途切れることなく切り換 わって駆動される信号、すなわち、BSY信号について の伝送技術であり、バスのレベルを判断しながら信号を 伝送する。特開平4-10152号公報記載の中継装置 は、情報伝送フェーズについては I / O信号をみれば転 送方向がわかるので、この場合はバスのレベル判断等を 行わずに、その分高速にデータ転送を行うものである。 【0004】また、中継伝送路を介して遠隔のSCSI バス同士を接続するための中継装置において、RST信 号が中継伝送路から受信された場合これをそのままSC SIバスに伝送するようにしたもののが提案されてい る。また、中継伝送路を介して遠隔のSCSIバス同士 を接続するためのSCSIバス中継装置において、中継

3

期信号との間のスキューを補正するために、データ信号 は同期信号で一度同期を取り直して出力し、同期信号は 所定時間Tdだけ遅らせるようにしたもの②が提案され ている。

【0005】この中継装置**②**において、Tdの設定につ いては、中継伝送路から連続して受信される同期信号に 対して最初の信号については周波数精度の保証された第 1のクロックを用いて測定した時間を、同期信号の受信 に同期して発振を開始する第2のクロックで認識するこ とによりTdを設定し、そのタイミングを記憶し、2番 10 目以降の信号に対しては第2のクロックを用いて上記記 憶したタイミングを再生してTdを設定する。

[0006]

. . . .

【発明が解決しようとする課題】上記中継装置●では、 RST信号が中継伝送路から受信された場合これをその ままSCSIバスに伝送するので、中継伝送路からの信 号受信経路にノイズがのった場合、それがSCSIバス 側へ出力されてデバイス間の通信が誤ってリセットされ ることがある。

【0007】また、上記中継装置②では、所望のTdと 実際に設定されるTdとの間には、まず第1のクロック により時間を測定する際に第1のクロックの1周期分の 誤差を生じ、さらに第1のクロックによる測定結果を第 2のクロックで認識する際にも第1のクロックの1周期 分の誤差を生ずる可能性がある。しかるに、Tdは55 n s以上、70 n s以下という高精度な値に設定しなけ ればならない。これを達成するためには、例えば所望の Tdの値を55nsとして第1のクロックと第2のクロ ックのどちらか―方のクロックが1周期7. 5ns以下 (周波数133MHz以上)である必要がある。ただ し、これは最も簡素化して考えた場合であり、使用する 素子の温度特性等を考慮すると、実際にはさらに高周波 のクロックが要求される。したがって、回路を構成する 素子としては、それに見合った高速動作の可能なものを 使用しなければならなくなるが、一般にはこのような素 子は、高価であり、かつ、消費電力が大きい。

【0008】本発明は、中継伝送路からの信号受信経路 にノイズがのった場合でもそれがSCSIバス側へ出力 されてデバイス間の通信が誤ってリセットされることを 防止でき、コストを抑えて信頼性を向上させることがで 40 きるSCSIバス中継装置を提供することを目的とす る。

[0009]

【課題を解決するための手段】上記目的を達成するた め、請求項1記載の発明は、SCSIバスと中継伝送路 との間で信号伝送を制御するSCSIバス中継装置にお いて、前記中継伝送路から受信したRST信号の信号幅 を検出する信号幅検出手段と、この信号幅検出手段で検 出した信号幅が所定幅より短かった場合には前記中継伝 断して前記中継伝送路から受信したRST信号の前記S

CSIバスへの伝送を遮断する信号伝送制御手段とを備 えたものである。

【0010】請求項2記載の発明は、請求項1記載のS CSIバス中継装置において、前記信号幅検出手段で検 出した信号幅が前記所定幅以上であった場合には前記中 継伝送路から受信したRST信号を前記信号幅検出手段 による信号幅検出の間に遮断された分補償して前記SC SIバスへ出力させる信号幅補償手段を備えたものであ

【0011】請求項3記載の発明は、SCSIバスと中 継伝送路との間に設けられ、前記中継伝送路を通して伝 送される過程で生じたデータ信号と同期信号との間のス キューを補正するべくデータ信号は同期信号で一度同期 を取り直して同期信号は所定時間だけ遅らせ、前記中継 伝送路から連続して受信される同期信号に対して最初の 同期信号については周波数精度の保証された第1のクロ ックを用いて計測した時間を、同期信号の受信に同期し て発振を開始する第2のクロックで認識することにより 前記所定時間を設定し、該所定時間を記憶し、2番目以 降の同期信号については前記記憶した時間を前記第2の クロックを用いて再生して前記所定時間として設定する SCSIバス中継装置において、前記第1のクロックと して位相の異なる複数のクロックを各々用いて前記中継 伝送路からの同期信号の前記SCSIバス側への出力開 始のためのタイミング計測を独立に行ってこれらのタイ ミング計測結果の論理和をとり、この論理和を前記第2 のクロックにより認識することによって前記中継伝送路 からの同期信号の前記SCSIバス側への出力開始のタ イミングを設定する設定手段を備えたものである。

【0012】請求項4記載の発明は、SCSIバスと中 継伝送路との間に設けられ、前記中継伝送路を通して伝 送される過程で生じたデータ信号と同期信号との間のス キューを補正するべくデータ信号は同期信号で一度同期 を取り直して同期信号は所定時間だけ遅らせるSCSI バス中継装置において、前記中継伝送路から連続して受 信される同期信号を前記SCSIバス側へ出力するタイ ミングとして、最初の同期信号については周波数精度の 保証された第1のクロックを用いて計測してこのタイミ ング計測結果を、同期信号の受信に同期して発振を開始 する第2のクロックとしての位相の異なる複数のクロッ クによりそれぞれ認識し、これらの認識したタイミング 計測結果のうち最も早いタイミングを設定し、このタイ ミングを記憶し、2番目以降の同期信号については前記 記憶したタイミングを再生して設定する設定手段を備え たものである。

【0013】請求項5記載の発明は、SCSIバスと中 継伝送路との間に設けられ、前記中継伝送路を通して伝 送される過程で生じたデータ信号と同期信号との間のス 送路から受信したRST信号が正規の信号ではないと判 50 キューを補正するべくデータ信号は同期信号で一度同期 5

を取り直して同期信号は所定時間だけ遅らせるSCSIバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記SCSIバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第1のクロックとして位相の異なる複数のクロックを各々用いて独立に計測してこれらのタイミング計測結果の論理和をとり、この論理和を、同期信号の受信に同期して発振を開始する第2のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、2番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたものである。

[0014]

【発明の実施の形態】図1は請求項1、2記載の発明の一実施形態例の制御回路を示す。この実施形態例は、中継伝送路を介して遠隔のSCSIバス同士を接続するためのSCSI中継装置であってSCSIバスと中継伝送路との間に設けられ、SCSIバスと中継伝送路との間で信号伝送を制御する。ここに、中継伝送路は例えば全 20二重方式の並列光ファイバ(光バス)が用いられ、本実施形態例のSCSIバス中継装置は互いに接続するべき2つの半二重方式のSCSIバスと中継伝送路との各間に設けられる。SCSIバスにはそれぞれデバイスが接続される。

【0015】本実施形態例は、SCSIバスを構成する各信号線毎に図1に示すような制御回路20を設けたものであり、図1において1~10は各部の信号を表わす。なお、以後の説明において、信号はすべて特にことわりがない限り正論理(高レベル"H"のときの論理を真、すなわち"1")とする。中継伝送路からの光信号からなるRST信号1は、光/電気変換器(O/E変換器)21により受信されて電気信号2に変換され、信号幅検出回路22及びオアゲートOR1、OR2に入力される。

【0016】信号幅検出回路22は、信号幅検出手段を構成していて光/電気変換器21の出力信号2の信号幅("H"の時間)を計測し、この信号2の信号幅が所定の幅以上であることを検出すると、出力信号10を肯定する("H"とする)。また、信号幅検出回路22は、信号幅補償手段を兼ねており、出力信号10を肯定すると、RST信号1の受信を終了して信号2が低レベル"L"になってから一定の時間Trsdだけ遅れて出力信号10を"L"とする。ここに、Trsdは、信号2が"H"になってから出力信号10が"H"になるまでの時間とする。

【0017】信号幅検出回路22の出力信号10は信号 伝送制御手段を兼ねたアンド型のバスドライバDRに入 力され、バスドライバDRの出力信号がSCSIバス上 に出力される。したがって、信号幅検出回路22の出力 50 信号10が "H" になることにより、信号2がバスドライバDRを通してSCSIバス上に出力される。

【0018】また、信号幅検出回路22の出力信号10がオアゲートOR2にも入力され、オア回路OR2の出力信号がバスドライバDRに入力される。したがって、信号2が"L"になってもSCSIバスへの信号出力はすぐには終了せず、信号2が"L"になってからTrsdだけ遅れてSCSIバスへの信号出力が終了する。これにより、信号2のSCSIバスへ伝送されなかった先頭部分が補償される。また、信号2が上記所定の幅以下である場合には、信号幅検出回路22が出力信号10を"L"のままとし、信号2がバスドライバDRで遮断されてSCSIバス上には出力されない。

【0019】また、オアゲートOR1の出力信号7はDフリップフロップDFF1に入力され、DフリップフロップDFF1は高周波クロック9によりオアゲートOR1の出力信号7をラッチする。DフリップフロップDFF1の出力信号8はノットゲートNOT1により反転されてアンドゲートAND1に入力される。また、SCSIバスからの信号はバスレシーバRCにより受信され、このバスレシーバRCの出力信号4はアンドゲートAND1に入力される。

【0020】また、DフリップフロップDFF1の出力信号8及びバスレシーバRCの出力信号4はアンドゲートAND2に入力され、このアンドゲートAND2の出力信号はオアゲートOR1に入力される。したがって、DフリップフロップDFF1は、光/電気変換器21の出力信号2が"H"になっているとき、DフリップフロップDFF1の出力信号8及びバスレシーバRCの出力信号4の両方が同時に"H"になっているときに出力信号8が"H"となる。バスレシーバRCの出力信号4は、DフリップフロップDFF1の出力信号8が"L"になっているときにノットゲートNOT1の出力信号によりアンドゲートAND1を通過し、電気/光変換器(E/O変換器)23により光信号に変換されて中継伝送路へ出力される。

【0021】図2は上記信号幅検出回路22の構成を示す。信号幅検出回路22は遅延回路24、アンドゲートAND3、AND4、オアゲートOR3及びDフリップフロップDFF2により構成され、遅延回路24は光/電気変換器21の出力信号2をTrsdだけ遅延させて出力信号11としてアンドゲートAND3、AND4に出力する。中継伝送路からRST信号を受信していなくて光/電気変換器21の出力信号2が"L"になっている状態においては、DフリップフロップDFF2の非反転出力端子QからアンドゲートAND3への出力信号が"L"になり、DフリップフロップDFF2の反転出力端子QBからアンドゲートAND4への出力信号が"H"になっている。

50 【0022】中継伝送路からRST信号を受信して光/

電気変換器21の出力信号2が"H"になると、それよりTrsdだけ遅れて遅延回路24の出力信号11が"H"になる。そうすると、アンドゲートAND4の出力信号が"H"になり、このアンドゲートAND4の出力信号はオアゲートOR3を通してDフリップフロップDFF2に入力される。ただし、光/電気変換器21の出力信号2の信号幅がTrsd以下であると、遅延回路24の出力信号11とDフリップフロップDFF2の反転出力端子QBからの出力信号とが同時に"H"になることはないから、アンドゲートAND4の出力信号が"H"になることはない。

【0023】DフリップフロップDFF2はオアゲートOR3からの入力信号を高周波クロック9によりラッチする。DフリップフロップDFF2は、オアゲートOR3からの入力信号が"H"になると、非反転出力端子QからアンドゲートAND3への出力信号が"H"に遷移し、反転出力端子QBからアンドゲートAND4への出力信号が"L"に遷移する。

【0024】したがって、光/電気変換器21の出力信号2が"L"になってもDフリップフロップDFF2の20出力信号はすぐには遷移せず、光/電気変換器21の出力信号2が"L"になってからTrsdだけ遅延してDフリップフロップDFF2の非反転出力端子Qからの出力信号が"L"に遷移し、DフリップフロップDFF2の反転出力端子QBからの出力信号が"H"に遷移する。フリップフロップDFF2の非反転出力端子Qからの出力信号は信号幅検出回路22の出力信号10として出力される。

【0025】このように本実施形態例は、請求項1記載 の発明の実施形態例であって、SCSIバスと中継伝送 30 路との間で信号伝送を制御するSCSIバス中継装置に おいて、中継伝送路から受信したRST信号の信号幅を 検出する信号幅検出手段としての信号幅検出回路22 と、この信号幅検出手段22で検出した信号幅が所定幅 より短かった場合には中継伝送路から受信したRST信 号が正規の信号ではないと判断して中継伝送路から受信 したRST信号のSCSIバスへの伝送を遮断する信号 伝送制御手段としてのアンド型のバスドライバDRとを 備えたので、中継伝送路からの信号受信経路にノイズが のった場合でもそれがSCSIバス側へ出力されてデバ 40 イス間の通信が誤ってリセットされることを防止でき、 ノイズ発生を防止するための設計や労力が不要になって 開発期間の短縮等の効果が得られ、コストダウンを図る ことができる。

【0026】また、本実施形態例は、請求項2記載の発明の実施形態例であって、請求項1記載のSCSIバス中継装置において、信号幅検出手段22で検出した信号幅が所定幅以上であった場合には中継伝送路から受信したRST信号を信号幅検出手段22による信号幅検出の間に遮断された分補償してSCSIバスへ出力させる信 50

号幅補償手段としての信号幅検出回路22を備えたので、中継伝送路から受信したRST信号の信号幅を信号幅検出手段により検出してもRST信号の信号幅を損なうことなくRST信号をSCSIバスへ伝送することができ、あらゆるシステムに適用することが可能になって市場における拡販性を増すことができる。

【0027】図3は請求項3記載の発明の一実施形態例 の一部を示す。この実施形態例は、中継伝送路を介して 遠隔のSCSIバス同士を接続するためのSCSIバス 中継装置であってSCSIバスと中継伝送路との間に設 けられ、SCSIバスと中継伝送路との間で信号伝送を 制御する。ここに、中継伝送路は例えば全二重方式の並 列光ファイバ(光バス)が用いられ、本実施形態例のS CSIバス中継装置は互いに接続するべき2つの半二重 方式のSCSIバスと中継伝送路との各間に設けられ る。SCSIバスにはそれぞれデバイスが接続される。 本実施形態例は、中継伝送路を通して伝送される過程で 生じたデータ信号と同期信号との間のスキューを補正す るために、中継伝送路からのデータ信号をパルス幅歪補 正回路にて同期信号で一度同期を取り直すとともに、中 継伝送路からの同期信号を図3に示すようなリタイミン グ回路にて所定時間だけ遅らせるものである。

【0028】このリタイミング回路においては、中継伝 送路からの同期信号STBは、SCSIバス上のI/O 信号が肯定されている場合には転送要求信号としてのR EQ信号であり、SCSIバス上のI/O信号が否定さ れている場合には応答信号としてのACK信号である。 タイマー回路31は、中継伝送路からの同期信号STB が入力されると、周波数精度の保証された第1のクロッ クSCLKを用いて時間計測を開始し、第1のクロック SCLKをカウントすることによって時間を計測する。 【0029】そして、タイマー回路31は、まず、計測 時間が60nsになると出力信号T6を肯定し、計測時 間が150 n s になると出力信号T15を肯定し、さら に計測時間がTEns (TE>150ns) になると出 力信号TEを肯定する。なお、タイマー回路31は、出 力信号T6、T15、TEをすべて肯定すると、初期化 されるまでその状態を保持する。

【0030】コントロール回路32は、中継伝送路からの同期信号STBが入力されると、出力信号OSCENを肯定する。ここで、コントロール回路32の出力信号CTENはすでに肯定されている。発振回路33は、コントロール回路32の出力信号OSCENが入力され、この信号OSCENが肯定されると起動して発振することにより、中継伝送路からの同期信号STBの受信に同期して発振を開始する。発振回路33は、起動すると、すぐに発振して第2のクロックCLKを出力しはじめる。

【0031】カウンタ34は、コントロール回路32の 出力信号CTENが肯定されて発振回路33から第2の クロックCLKが入力されるとその第2のクロックCLKをカウントし、そのカウント値CD(n)を並列に出力する。このカウンタ34のカウント値CD(n)は発振回路33からの第2のクロックCLKによりメモリ35に書き込まれる。メモリ35は、出力回路36の出力信号STBDが大力され、この信号STBDが肯定されるまで発振回路33からの第2のクロックCLKが入力される度毎にカウンタ34のカウント値CD(n)が上書される。メモリ35は、出力回路36の出力信号STBDが肯定されると、その時点の値を保持する。

【0032】メモリ35に書き込まれた値は比較回路37にてカウンタ34のカウント値CD(n)と常時比較され、メモリ35に書き込まれた値とカウンタ34のカウント値CD(n)とが一致すると、その一致した期間だけ比較回路37の出力信号MTCHが肯定される。ここに、出力回路36の出力信号STBDが肯定されると、コントロール回路32が出力信号OSCENを否定した後に、カウンタ34のカウント値CD(n)が発振回路33からの第2のクロックCLKによりメモリ35に上書きされ、メモリ35に書き込まれた値とカウンタ34のカウント値CD(n)とが一致する。

【0033】出力回路36は、中継伝送路からの同期信号STBが入力され、この同期信号STBが最初の同期信号であるときにはタイマー回路31の出力信号T6を発振回路33からの第2のクロックCLKにより認識して上記所定時間を設定し出力信号STBDを肯定し、中継伝送路からの同期信号STBが2番目以降の同期信号であるときには比較回路37の出力信号MTCHを発振回路33からの第2のクロックCLKにより認識して出力信号STBDを肯定する。

【0034】コントロール回路32は、出力回路36の出力信号STBDが肯定されると、出力信号OSCEN、CTENをともに否定する。ただし、コントロール回路32は、出力信号OSCEN、CTENを初期化してからカウンタ34を初期化するのに十分な時間が経過した後に出力信号CTENを肯定状態に戻す。また、コントロール回路32は、出力信号OSCENについては次の同期信号STBが入力されるまで肯定しない。

【0035】出力回路36は、次のいずれかの場合 (1)、(2)が発生すると、出力信号STBDを否定 40

- (1) タイマー回路31の出力信号T15が肯定される前に次の同期信号STBが入力された場合
- (2) タイマー回路31の出力信号T15が肯定され、かつ、中継伝送路からの同期信号STBが否定された場合

また、出力回路36は、タイマー回路31の出力信号T Eが肯定されると、次に入力される同期信号STBを最 初の同期信号として発振回路33からの第2のクロック CLKにより認識して出力信号STBDを肯定する。メ 50

モリ35は、タイマー回路31の出力信号TEが肯定されると、新たにカウンタ34のカウント値CD(n)の上書きが可能となる。また、タイマー回路31は、出力信号TEにより自身をリセットする。

10

【0036】この結果、中継伝送路から連続して受信さ れる同期信号STBに対して最初の同期信号については タイマー回路31にて周波数精度の保証された第1のク ロックSCLKを用いて計測した時間(出力信号T6) を出力回路36にて発振回路33からの第2のクロック 10 CLKで認識することにより上記所定時間を設定し、そ の所定時間はメモリ35に記憶することになる。また、 2番目以降の同期信号についてはメモリ35に書き込ま れた値とカウンタ34のカウント値CD(n)とを比較 回路37で比較してその出力信号MTCHを出力回路3 6にて発振回路33からの第2のクロックCLKで認識 して上記所定時間を設定することにより、メモリ35に 記憶した時間を第2のクロックCLKを用いて再生して 上記所定時間として設定することになる。したがって、 タイマー回路31、コントロール回路32、発振回路3 3、カウンタ34、メモリ35、出力回路36、比較回 路37は上記所定時間を設定する設定手段を構成する。 【0037】図4は、上記タイマー回路31の構成を示 す。タイマー回路31は複数のタイマー回路311、3 12と、オアゲートOR4~OR6により構成される。 タイマー回路311は、中継伝送路からの同期信号ST Bが入力されると、周波数精度の保証された第1のクロ ックSCLKを用いて時間計測を開始し、第1のクロッ クSCLKをカウントすることによって時間を計測す る。

- 【0038】そして、タイマー回路311は、まず、計 測時間が60nsになると出力信号T61を肯定し、計 測時間が150nsになると出力信号T151を肯定 し、さらに計測時間がTEns (TE1>150ns) になると出力信号TE1を肯定する。なお、タイマー回 路311は、出力信号T61、T151、TE1をすべ て肯定すると、初期化されるまでその状態を保持する。 【0039】また、タイマー回路312は、中継伝送路 からの同期信号STBが入力されると、周波数精度の保 証された第1のクロックSCLK2(第1のクロックS CLKに対して位相が180度異なる同一周波数のクロ ック)を用いて時間計測を開始し、第1のクロックSC LK2をカウントすることによって時間を計測する。そ して、タイマー回路312は、まず、計測時間が60n sになると出力信号T62を肯定し、計測時間が150 nsになると出力信号T152を肯定し、さらに計測時 間がTEns (TE2>150ns) になると出力信号 TE2を肯定する。なお、タイマー回路312は、出力 信号T62、T152、TE2をすべて肯定すると、初 期化されるまでその状態を保持する。
- 〇 【0040】タイマー回路311、312の出力信号T

61、T62はオアゲートOR4を通して出力信号T6として出力され、タイマー回路311、312の出力信号T151、T152はオアゲートOR5を通して出力信号T15として出力され、タイマー回路311、312の出力信号TE1、TE2はオアゲートOR6を通して出力信号TEとして出力される。

【0041】したがって、タイマー回路311、312にて第1のクロックとして位相の異なる複数のクロックSCLK、SCLK2を各々用いて中継伝送路からの同期信号STBのSCSIバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をオアゲートOR4~OR6でとり、この論理和を出力回路36で第2のクロックCLKにより認識することによって中継伝送路からの同期信号のSCSIバス側への出力開始のタイミングを設定することになる。

【0042】このように、本実施形態例は、請求項3記 載の発明であって、SCSIバスと中継伝送路との間に 設けられ、中継伝送路を通して伝送される過程で生じた データ信号と同期信号との間のスキューを補正するべく データ信号はパルス幅歪補正回路で同期信号で一度同期 を取り直して同期信号はリタイミング回路で所定時間だ け遅らせ、中継伝送路から連続して受信される同期信号 に対して最初の同期信号についてはタイマー回路31で 周波数精度の保証された第1のクロックSCLKを用い て計測した時間を、出力回路36にて同期信号の受信に 同期して発振を開始する発振回路33からの第2のクロ ックで認識することにより前記所定時間を設定し、該所 定時間をメモリ35で記憶し、2番目以降の同期信号に ついては前記記憶した時間を前記第2のクロックを用い 30 て再生して前記所定時間として設定するSCSIバス中 継装置において、タイマー回路31で第1のクロックと して位相の異なる複数のクロックを各々用いて中継伝送 路からの同期信号のSCSIバス側への出力開始のため のタイミング計測を独立に行ってこれらのタイミング計 測結果の論理和をオアゲートOR4~OR6でとり、出 力回路36でその論理和を第2のクロックにより認識す ることによって中継伝送路からの同期信号のSCSIバ ス側への出力開始のタイミングを設定する設定手段とし てのタイマー回路31、コントロール回路32、発振回 40 路33、カウンタ34、メモリ35、出力回路36、比 較回路37を備えたので、最初の同期信号について前記 所定時間だけ遅延させるための手段311,312を並 列に設けたことにより、構成が簡単で比較的安価で消費 電力の少ない素子を使って容易に前記所定時間の精度を 上げることができ、コストを抑えることができる。

【0043】図5は請求項3、4、5記載の発明の一実 た第1のクロックを用いて計測して同期回路38、39 施形態例の一部を示す。この実施形態例では、上述した 請求項3記載の発明の実施形態例において、カウンタ3 して発振を開始する第2のクロックとしての位相の異な 4、メモリ35、出力回路36、比較回路37からなる 50 る複数のクロックCLK1、CLK2によりそれぞれ認

回路と同じ構成の同期回路38、39と、オアゲート40が設けられ、コントロール回路32は中継伝送路からの同期信号STBが"H"になると出力信号OSCENを肯定する。

12

【0044】発振回路33は、コントロール回路32の出力信号OSCENが肯定されることにより起動してすぐに第2のクロックCLKとして2つのクロックCLK1、CLK2の出力を開始する。このクロックCLK1、CLK2は同一周波数で位相が互いに180度異なるものである。各同期回路38、39は、それぞれ発振

るものである。各同期回路38、39は、それぞれ発掘 回路33からの第2のクロックCLK1、CLK2により上述した請求項3記載の発明の実施形態例におけるカウンタ34、メモリ35、出力回路36、比較回路37からなる回路と同様に動作して出力信号STBD1、STBD2を肯定する。

【0045】同期回路38、39の出力信号STBD 1、STBD2はオアゲート40により論理和がとられ て出力信号STBDとして出力される。これにより、出 力信号STBDは同期回路38、39の出力信号STB D1、STBD2のうち早く肯定された方の出力信号の タイミングで肯定される。なお、コントロール回路32 は同期回路38、39の出力信号STBD1、STBD 2がともに肯定された時点で出力信号OSCEN、CT ENをともに否定する。本実施形態例のその他の点は上 述した請求項3記載の発明の実施形態例と同様である。 【0046】したがって、同期回路38、39がそれぞ れ発振回路33からの第2のクロックCLK1、CLK 2により動作して出力信号STBD1、STBD2を肯 定することにより、素子の温度特性やロットばらつきな どで周波数変動が比較的大きい第2のクロックCLKと して位相の異なる複数のクロックCLK1、CLK2を 用いて信頼性の高い回路を実現することができ、第2の クロックCLK1、CLK2の周波数の変動やばらつき を互いに補間することができて動作環境温度範囲を拡げ

【0047】このように、本実施形態例は、請求項4記載の発明の実施形態例であって、SCSIバスと中継伝送路との間に設けられ、中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するベくデータ信号はパルス幅歪補正回路にて同期信号で一度同期を取り直して同期信号はリタイミング回路で所定時間だけ遅らせるSCSIバス中継装置において、中継伝送路から連続して受信される同期信号をSCSIバス側へ出力するタイミングとして、最初の同期信号についてはタイマー回路31で周波数精度の保証された第1のクロックを用いて計測して同期回路38、39にてそのタイミング計測結果を、同期信号の受信に同期して発振を開始する第2のクロックとしての位相の異なる複数のクロックCLK1、CLK2によりそれぞれ認

て信頼性を向上させることができ、さらに、使用できる

素子が増えてコストダウンを図ることができる。

識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、2番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段としてのタイマー回路31、コントロール回路32、発振回路33、同期回路38、39を備えたので、第2のクロックCLK1、CLK2の周波数の変動やばらつきを互いに補間することができて動作環境温度範囲を拡げて信頼性を向上させることができ、さらに、使用できる素子が増えてコストダウンを図ることができる。

【0048】また、本実施形態例は、請求項5記載の発 明の実施形態例であって、SCSIバスと中継伝送路と の間に設けられ、中継伝送路を通して伝送される過程で 生じたデータ信号と同期信号との間のスキューを補正す るべくデータ信号はパルス幅歪補正回路にて同期信号で 一度同期を取り直して同期信号はリタイミング回路で所 定時間だけ遅らせるSCSIバス中継装置において、中 継伝送路から連続して受信される同期信号をSCSIバ ス側へ出力するタイミングとして、最初の同期信号につ いてはタイマー回路31で周波数精度の保証された第1 のクロックとして位相の異なる複数のクロックSCL K、SCLK2を各々用いて独立に計測してこれらのタ イミング計測結果の論理和をとり、同期回路38、39 でその論理和を、同期信号の受信に同期して発振を開始 する第2のクロックとしての位相の異なる複数のクロッ クCLK1、CLK2によりそれぞれ認識し、これらの 認識したタイミング計測結果のうち最も早いタイミング を設定し、このタイミングを記憶し、2番目以降の同期 信号については前記記憶したタイミングを再生して設定 する設定手段としてのタイマー回路31、コントロール 回路32、発振回路33、同期回路38、39を備えた ので、請求項3記載の発明と請求項4記載の発明の機能 を設けたことになって、より高精度で信頼性が高く前記 所定時間を実現することができる。このため、所望の所 定時間と実際の所定時間との誤差を大幅に縮小すること ができ、所定時間を例えば55nsに設定するとデータ 転送速度が最高の10Mbps/ch. のときでも同期 信号の信号幅を45nsに極力近い値にすることができ る。すなわち、可能な限り大きい信号幅の同期信号を安 定に出力することができ、伝送系全体に要求されるパル ス応答速度を軽減することができる。これによって、伝 送系全体の設計が容易になり、コストダウンに大きく寄 与できる。

[0049]

【発明の効果】以上のように請求項1記載の発明によれば、SCSIバスと中継伝送路との間で信号伝送を制御するSCSIバス中継装置において、前記中継伝送路から受信したRST信号の信号幅を検出する信号幅検出手段と、この信号幅検出手段で検出した信号幅が所定幅より短かった場合には前記中継伝送路から受信したRST

信号が正規の信号ではないと判断して前記中継伝送路から受信したRST信号の前記SCSIバスへの伝送を遮断する信号伝送制御手段とを備えたので、中継伝送路からの信号受信経路にノイズがのった場合でもそれがSCSIバス側へ出力されてデバイス間の通信が誤ってリセットされることを防止でき、ノイズ発生を防止するための設計や労力が不要になって開発期間の短縮等の効果が

得られ、コストダウンを図ることができる。

14

【0050】請求項2記載の発明によれば、請求項1記載のSCSIバス中継装置において、前記信号幅検出手段で検出した信号幅が前記所定幅以上であった場合には前記中継伝送路から受信したRST信号を前記信号幅検出手段による信号幅検出の間に遮断された分補償して前記SCSIバスへ出力させる信号幅補償手段を備えたので、中継伝送路から受信したRST信号の信号幅を信号幅検出手段により検出してもRST信号の信号幅を損なうことなくRST信号をSCSIバスへ伝送することができ、あらゆるシステムに適用することが可能になって市場における拡販性を増すことができる。

【0051】請求項3記載の発明によれば、SCSIバ スと中継伝送路との間に設けられ、前記中継伝送路を通 して伝送される過程で生じたデータ信号と同期信号との 間のスキューを補正するべくデータ信号は同期信号で一 度同期を取り直して同期信号は所定時間だけ遅らせ、前 記中継伝送路から連続して受信される同期信号に対して 最初の同期信号については周波数精度の保証された第1 のクロックを用いて計測した時間を、同期信号の受信に 同期して発振を開始する第2のクロックで認識すること により前記所定時間を設定し、該所定時間を記憶し、2 番目以降の同期信号については前記記憶した時間を前記 第2のクロックを用いて再生して前記所定時間として設 定するSCSIバス中継装置において、前記第1のクロ ックとして位相の異なる複数のクロックを各々用いて前 記中継伝送路からの同期信号の前記SCSIバス側への 出力開始のためのタイミング計測を独立に行ってこれら のタイミング計測結果の論理和をとり、この論理和を前 記第2のクロックにより認識することによって前記中継 伝送路からの同期信号の前記SCSIバス側への出力開 始のタイミングを設定する設定手段を備えたので、最初 の同期信号について前記所定時間だけ遅延させるための 手段を並列に設けたことにより、構成が簡単で比較的安 価で消費電力の少ない素子を使って容易に前記所定時間 の精度を上げることができ、コストを抑えることができ

【0052】請求項4記載の発明によれば、SCSIバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるSCSIバス中継装置において、前記中継伝送路から連続

して受信される同期信号を前記SCSIバス側へ出力す るタイミングとして、最初の同期信号については周波数 精度の保証された第1のクロックを用いて計測してこの ^ タイミング計測結果を、同期信号の受信に同期して発振 を開始する第2のクロックとしての位相の異なる複数の クロックによりそれぞれ認識し、これらの認識したタイ ミング計測結果のうち最も早いタイミングを設定し、こ のタイミングを記憶し、2番目以降の同期信号について は前記記憶したタイミングを再生して設定する設定手段 を備えたので、第2のクロックの周波数の変動やばらつ きを互いに補間することができて動作環境温度範囲を拡 げて信頼性を向上させることができ、さらに、使用でき る素子が増えてコストダウンを図ることができる。

【0053】請求項5記載の発明によれば、SCSIバ スと中継伝送路との間に設けられ、前記中継伝送路を通 して伝送される過程で生じたデータ信号と同期信号との 間のスキューを補正するべくデータ信号は同期信号で一 度同期を取り直して同期信号は所定時間だけ遅らせるS CSIバス中継装置において、前記中継伝送路から連続 して受信される同期信号を前記SCSIバス側へ出力す 20 るタイミングとして、最初の同期信号については周波数 精度の保証された第1のクロックとして位相の異なる複 数のクロックを各々用いて独立に計測してこれらのタイ ミング計測結果の論理和をとり、この論理和を、同期信 号の受信に同期して発振を開始する第2のクロックとし ての位相の異なる複数のクロックによりそれぞれ認識 し、これらの認識したタイミング計測結果のうち最も早 いタイミングを設定し、このタイミングを記憶し、2番 目以降の同期信号については前記記憶したタイミングを 再生して設定する設定手段を備えたので、より高精度で 30 38、39

信頼性が高く前記所定時間を実現することができ、所望 の所定時間と実際の所定時間との誤差を大幅に縮小する ことができ、可能な限り大きい信号幅の同期信号を安定 に出力することができ、伝送系全体に要求されるパルス 応答速度を軽減することができる。これによって、伝送 系全体の設計が容易になり、コストダウンに大きく寄与 できる。

16

【図面の簡単な説明】

【図1】請求項1、2記載の発明の一実施形態例の制御 回路を示すプロック図である。

【図2】同実施形態例における信号幅検出回路の構成を 示す図である。

【図3】請求項3記載の発明の一実施形態例の一部を示 すブロック図である。

【図4】同実施形態例におけるタイマー回路の構成を示 すブロック図である。

【図5】請求項3、4、5記載の発明の一実施形態例の 一部を示すブロック図である。

【符号の説明】

- 22 信号幅検出回路
 - DR. バスドライバ

OR2, OR4~OR6, 40 オアゲート

- 31, 311, 312 タイマー回路
- 32 コントロール回路
- 33 発振回路
- 34 カウンタ
- 35 メモリ
- 出力回路 36
- 37 比較回路
- 同期回路

【図1】 【図2】

